鎖相放大器是以FPGA 加ARM單片機去設計，是浮點數數字信號處理的計算任務由 FPGA硬件加速完成，而結果數據采集和上位機交互由ARM單片機處理。為了提高性價比，系統以獨立雙輸入輸出通道為原則設計，從而在單板上實現雙路鎖相通道。
模擬輸入 | |
頻率范圍 | AC–0.5MHz |
輸入阻抗 | 50 ohm |
輸入噪聲 | 10nV/Hz1/2 (>10 kHz) |
電壓范圍 | -1V to +1V |
輸入增益 | 1, 10 |
模/數轉換 | 14 bit; 4 MSa/s |
模擬輸出 | |
輸出 | 2 channels; -1V to +1V |
頻率范圍 | DC–0.5MHz |
數/模轉換 | 16 bit; 4 MSa/s |
鎖相解調器 | |
解調器數量 | 2 channels |
時間常量 | 10ms, 100ms |
過濾帶寬（Hz） | 1000, 100 |
諧波 | 1F, 2F, 3F, 4F |
參考相位分辨率 | 1.0 degree |
所有評論僅代表網友意見，與本站立場無關。